一种基于FPGA的DDS算法的简化实现An Optimized DDS Algorithm Based on FPGA
常春波
摘要(Abstract)：
在分析了传统的DDS算法的基础上,提出了一种改进方案,使得系统的复杂度降低,更趋于模块化,产生的波形频率更准确。输出采用一个周期8个采样点的定点输出,系统时钟频率为80MHz,信号的谐波小于70dB。输出信号的范围为DC到10MHz,信号频率的步长为0.1Hz,相应的转换速度为12.5ns。
关键词(KeyWords)： FPGA;DDS;循环相位累加器
基金项目(Foundation):
作者(Author): 常春波
参考文献(References)：
- [1]潘松,黄继业,曾毓.SOPC技术使用教程[M].北京:清华大学出版社,2005.
- [2]TIEMEY J,RADER C M,GOLD B.A d igital frequency synthesizer[J].IEEE Trans Aud io E lect roacoust,1971,(19):48-257.
- [3]唐长文,闵昊.一种高速直接数字频率合成器及其FPGA实现[J].微电子学,2001,31(6):451-454.
- [4]NICHOLAS H T,SAMUELIH,K IM B.The optim ization of d irect d igital frequency synthesizer perform ance in the presence offin ite word length effects[A].Proc43 rd Annu Frequency Control Symp[C].1988.357-363.
- [5]周国富.利用FPGA实现DDS专用集成电路[J].电子技术应用,1998,24(2):49-51.